注册 登录  
 加关注
   显示下一条  |  关闭
温馨提示!由于新浪微博认证机制调整,您的新浪微博帐号绑定已过期,请重新绑定!立即重新绑定新浪微博》  |  关闭

highspeedlogic

FPGA/MATLAB/Simulink

 
 
 

日志

 
 

FPGA代做-基于FPGA机器视觉的运动目标检测跟踪系统  

2018-03-18 15:18:52|  分类: 默认分类 |  标签: |举报 |字号 订阅

  下载LOFTER 我的照片书  |
随着计算机技术的飞速发展,数字图像技术在工业生产、安防监控、消费电子、智能交通等领域有了广泛的应用。目标跟踪即是在此基础上发展起来的一项新技术,用以实现人工智能机器视觉,在实现视觉机械手、流水线工件分拣、缺陷产品检测、车辆跟踪等领域有较大的应用前景。目前运动目标跟踪因其数据量大、算法复杂、稳定性要求高等因素而成为一个难题,目前一般由ARM、DSP或PC机实现,随着各种视频质量的不断提高以及压缩格式的不断改进,对图像处理系统运算速度的要求也不断提高,其实时性、并行性、稳定性都很难满足,而FPGA由于其速度快、开发难度低、可重构性好、成本低等优势,将逐步展现优势,同台竞技。本研究采用CMOS摄像头高速采集图像信息,利用Altera FPGA的NiosII软核对图像进行运动目标跟踪算法处理,得到目标的大小、位置、轮廓等信息,驱动两自由度伺服舵机云台,使摄像头对目标进行跟踪,同时可实现VGA同步显示。运动目标跟踪系统包括摄像头驱动模块、视频采集模块、视频输入缓冲FIFO、SOPC系统、舵机PWM控制模块、视频输出缓冲FIFO、VGA显示接口模块。摄像头驱动模块采用Verilog HDL语言实现SCCB总线时序,对CMOS摄像头进行初始化配置。视频采集模块同样采用Verilog HDL语言对视频格式进行转换,将串行的8位RGB565数据转换为并行的16位RGB565数据,同时产生数据有效信号。输入输出缓冲FIFO采用FPGA自带IP核生成,用以异步时钟的同步。VGA模块用以将SDRAM中的图像实时显示到VGA显示器。PWM模块负责将运算得到的目标信息驱动到舵机云台。SOPC系统主要包括NiosII处理器、Avalon总线、DMA控制器、SDRAM控制器、自定义FIFO控制器。其中FIFO到SDRAM的数据传输采用DMA模式,以减少NiosII处理器负荷。系统架构在QuartusII中设计完成,系统算法在NiosII IDE集成开发环境中用C语言进行设计和调试,主要包括了系统底层驱动程序开发与上层应用程序开发。最后使用QuartusII对整个系统工程经行综合与布局布线,通过Modelsim进行功能与时序仿真。在时序分析报告满足要求后将配置文件pof或sof下载到FPGA中。实验结果表明,所设计的系统能满足预期要求,在实时性与准确性等方面都有较好的表现,为后期的进一步发展打下了基础。
  评论这张
 
阅读(9632)| 评论(0)
推荐 转载

历史上的今天

在LOFTER的更多文章

评论

<#--最新日志,群博日志--> <#--推荐日志--> <#--引用记录--> <#--博主推荐--> <#--随机阅读--> <#--首页推荐--> <#--历史上的今天--> <#--被推荐日志--> <#--上一篇,下一篇--> <#-- 热度 --> <#-- 网易新闻广告 --> <#--右边模块结构--> <#--评论模块结构--> <#--引用模块结构--> <#--博主发起的投票-->
 
 
 
 
 
 
 
 
 
 
 
 
 
 

页脚

网易公司版权所有 ©1997-2018